(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-333109 (P2003-333109A)

(43)公開日 平成15年11月21日(2003.11.21)

(51) Int.CL."	識別記号	FΙ		テーマコード(参考)	
H04L	25/02	H04L	25/02	V 5J056	
				S 5K029	
H03K	19/0175	H03K	19/00	. 101Q	

審査請求 未請求 請求項の数16 OL (全 12 頁)

(21)出顧番号	特面2003-108142(P2003-108142)	(71)出顧人	591236448
			エスティーマイクロエレクトロニクス,イ
(22)出顧日	平成15年4月11日(2003.4.11)		ンコーポレイテッド
			STMicroelectronics,
(31)優先権主張番号	10/121625		Inc
(32) 優先日	平成14年4月12日(2002.4.12)		アメリカ合衆国, テキサス 75006,
(33)優先權主張国	米国 (US)		カーロルトン, エレクトロニクス ドラ
			イプ 1310
		(74)代理人	100076185
			弁理士 小橋 正明


最終頁に続く

(54) 【発明の名称】 多様RSDS-LVDS-ミニLVDS-BLVDS差動信号インターフェース回路

(57)【要約】

【課題】 RSDS、LVDS、ミニLVDS、BLV DSを包含する複数個のスタンダードを選択的に使用可能とする電子回路を提供する。

【解決手段】 本電子回路は、選択的に形態特定可能な差動信号インターフェース及び該差動信号インターフェースのコンフィギュレーションに対して複数個のスタンダードの差動信号インターフェースのうちの1つを選択する選択制御入力を有している。該選択制御入力は、差動信号インターフェースのコンフィギュレーションとしてRSDS、LVDS、ミニLVDS、BLVDSを包含する複数個のスタンダードの差動信号インターフェースのうちの1つを選択する。本電子回路は、又、該選択制御入力における入力信号に応答して、動作DC電圧、スタンダードの差動信号電圧、スタンダードの差動信号電圧、スタンダードの差動信号電圧、スタンダードの差動信号電流のうちの少なくとも1つを選択するための複数個の選択可能な電圧源(611,612,613)と複数個の選択可能な電流源(614,615,616,617)を包含することが可能である。



【特許請求の範囲】

【請求項1】 電子回路において、

選択的に形態特定可能な差動信号インターフェース、 前記選択的に形態特定可能な差動信号インターフェース の形態特定のために複数個のスタンダードな差動信号イ ンターフェースのうちの1つを選択するための選択制御 入力、を有していることを特徴とする電子回路。

【請求項2】 請求項1において、前記選択制御入力 が、前記選択的に形態特定可能な差動信号インターフェ ースの形態特定のために、以下の複数個のスタンダード 10 フェースを選択するための少なくとも2個の制御線、 の差動信号インターフェース、即ち、

減少スイング差動伝送 (RSDS)、

低電圧差動伝送(LVDS)、

ミニ低電圧差動伝送(ミニLVDS)、

バス型低電圧差動伝送(BLVDS)、のうちの1つを 選択することを特徴とする電子回路。

【請求項3】 請求項1において、更に、前記選択制御 入力及び前記選択的に形態特定可能な差動信号インター フェースへ電気的に結合されており、前記選択制御入力 における入力信号に応答して、前記選択的に形態特定可 20 能な差動信号インターフェースに対して動作DC電圧、 スタンダードの差動信号電圧、スタンダードの差動信号 電流のうちの少なくとも1つを選択するための複数個の 選択可能な電圧供給源及び複数個の選択可能な電流供給 源、を有していることを特徴とする電子回路。

【請求項4】 請求項1において、更に、前記選択制御 入力及び前記選択的に形態特定可能な差動信号インター フェースへ電気的に結合されており、前記選択的に形態 特定可能な差動信号インターフェースに対して動作DC 電圧及びスタンダードの差動信号電圧のうちの少なくと 30 減少スイング差動伝送(RSDS)、 も1つを選択するための選択可能な電圧制御回路を有し ていることを特徴とする電子回路。

【請求項5】 請求項4において、前記動作DC電圧及 びスタンダードの差動信号電圧のうちの少なくとも1つ が、以下の複数個のスタンダードの差動信号インターフ ェース、即ち減少スイング差動伝送(RSDS)、 低電圧差動伝送(LVDS)、

ミニ低電圧差動伝送(ミニLVDS)、

バス型低電圧差動伝送(BLVDS)、から前記選択的 に形態特定可能な差動信号インターフェースを形態特定 40 するために選択可能であることを特徴とする電子回路。 【請求項6】 請求項1において、更に、前記選択制御

入力及び前記選択的に形態特定可能な差動信号インター フェースへ電気的結合されており、前記選択的に形態特 定可能な差動信号インターフェースに対して少なくとも 1個のスタンダードの差動信号電流を選択するための選 択可能な電流制御回路を有していることを特徴とする電 子回路。

【讃求項7】 讃求項6において、前記少なくとも1個 のスタンダードの差動信号電流が、以下の複数個のスタ 50 前記オペアンプ及び前記少なくとも2個の選択可能なカ

ンダードの差動信号インターフェース、即ち減少スイン グ差動伝送(RSDS)、

低電圧差動伝送(LVDS)、

ミニ低電圧差動伝送(ミニLVDS)、

バス型低電圧差動伝送(BLVDS)、から前記選択的 に形態特定可能な差動信号インターフェースを形態特定 するために選択可能であることを特徴とする電子回路。

【請求項8】 電子回路において、

少なくとも2つの選択からスタンダードの差動インター

前記制御線へ電気的に結合されており、選択したスタン ダードの差動インターフェースに従って電圧基準を供給 するための少なくとも2個の選択可能な電圧供給源、

前記制御線へ電気的に結合されており、選択したスタン ダードの差動インターフェースに従って電流を供給する ための少なくとも2個の選択可能なカレントミラー、

前記少なくとも2個の選択可能なカレントミラー及び前 記少なくとも2個の選択可能な電圧供給源へ電気的に結 合されており、前記少なくとも2個の選択可能な電圧供 給源のうちの1つの電圧基準を第二電圧と比較するオペ アンプ、

前記オペアンプ及び前記少なくとも2個の選択可能なカ レントミラーは電気的に結合しており、第一及び第二人 力信号を受取り且つ選択したスタンダードの差動インタ ーフェースに従って一対の差動信号を供給する電流操縦 回路、を有していることを特徴とする電子回路。

【請求項9】 請求項8において、前記スタンダードの 差動インターフェースが以下の複数個のスタンダードの 差動信号インターフェース、即ち、

低電圧差動伝送(LVDS)、

ミニ低電圧差動伝送(ミニLVDS)、

バス型低電圧差動伝送(BLVDS)、のうちのいずれ か1つであることを特徴とする電子回路。

【請求項10】 電子的ラインドライバ回路を有する回 路支持基板において、

少なくとも2つの選択からスタンダードの差動インター フェースを選択する少なくとも2つの制御線、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電圧基準を供給する少なく とも2個の選択可能な電圧供給源、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電流を供給する少なくとも 2個の選択可能なカレントミラー、

前記少なくとも2個の選択可能なカレントミラー及び前 記少なくとも2個の選択可能な電圧供給源へ電気的に結 合しており、前記少なくとも2個の選択可能な電圧供給 源のうちの1つの電圧基準を第二電圧と比較するオペア

レントミラーへ電気的に結合しており、第一及び第二入 力信号を受取り且つ選択したスタンダードの差動インタ ーフェースに従って一対の差動信号を供給する電流操縦 回路、を有していることを特徴とする回路支持基板。

【請求項11】 請求項10において、前記スタンダー ドの差動インターフェースが、以下のうちのいずれか1 つ、即ち、

減少スイング差動伝送(RSDS)、

低電圧差動伝送(LVDS)、

ミニ低電圧差動伝送(ミニLVDS)、

バス型低電圧差動伝送(BLVDS)、から選択するこ とを特徴とする回路支持基板。

【請求項12】 ビデオディスプレイモニタシステムに おいて、

ビデオディスプレイモニタ、

前記ビデオディスプレイモニタに電気的に結合してお り、前記ビデオディスプレイモニタの行にわたって画像 情報を表示する行ドライバ、

前記ビデオディスプレイモニタに電気的に結合してお り、前記ビデオディスプレイモニタの列にわたって画像 20 イモニタシステム。 情報を表示する列ドライバ、

前記行ドライバと列ドライバとに電気的に結合してお り、前記行及び列ドライバへ画像データを送給するタイ ミング制御器、

前記タイミング制御器へ電気的に結合しており、差動形 態で画像データを受取り且つ前記画像データをシングル エンド形態へ変換するディスプレイリンクレシーバー、 前記ディスプレイリンクレシーバーへ電気的に結合して おり、少なくとも2つの選択からスタンダードの差動イ ンターフェースを選択する少なくとも2個の制御線と、 前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電圧基準を選択する少なく とも2つの選択可能な電圧供給源と、前記制御線へ電気 的に結合しており、スタンダードの差動インターフェー スに従って電流を供給する少なくとも2つの選択可能な カレントミラーと、前記少なくとも2つの選択可能なカ レントミラー及び前記少なくとも2つの選択可能な電圧 供給源へ電気的に結合しており、前記少なくとも2つの 選択可能な電圧供給源のうちの1つの電圧基準を第二電 圧と比較するオペアンプと前記オペアンプ及び前記少な 40 くとも2つの選択可能なカレントミラーへ電気的に結合 しており、第一及び第二入力信号を受取り且つ選択した スタンダードの差動インターフェースにしたがって一対 の差動信号を供給する電流操縦回路とを有しているディ スプレイリンクドライバ、

前記ディスプレイリンクドライバへ電気的に結合してお り、画像データを発生するグラフィック制御器、を有し ていることを特徴とするビデオディスプレイモニタシス

【請求項13】 請求項12において、前記行ドライバ 50 【0001】

が.

少なくとも2つの選択からスタンダードの差動インター フェースを選択する少なくとも2つの制御線、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電圧基準を供給する少なく とも2つの選択可能な電圧供給源、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電流を供給する少なくとも 2つの選択可能なカレントミラー、

10 前記少なくとも2つの選択可能なカレントミラー及び前 記少なくとも2つの選択可能な電圧供給源へ電気的に結 合しており、前記少なくとも2つの選択可能な電圧供給 源のうちの1つの電圧基準を第二電圧と比較するオペア ンプ

前記オペアンプ及び前記少なくとも2つの選択可能なカ レントミラーへ電気的に結合しており、第一及び第二入 力信号を受取り且つ選択したスタンダードの差動インタ ーフェースに従って一対の差動信号を供給する電流操縦 回路、を有していることを特徴とするビデオディスプレ

【請求項14】 請求項12において、前記列ドライバ

少なくとも 2つの選択からスタンダードの作動インター フェースを選択する少なくとも2つの制御線、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電圧基準を供給する少なく とも2つの選択可能な電圧供給源、

前記制御線へ電気的に結合しており、スタンダードの差 動インターフェースに従って電流を供給する少なくとも 30 2つの選択可能なカレントミラー、

前記少なくとも2つの選択可能なカレントミラー及び前 記少なくとも2つの選択可能な電圧供給源に電気的に結 合しており、前記少なくとも2つの選択可能な電圧供給 源のうちの1つの電圧基準を第二電圧と比較するオペア ンプ、

前記オペアンプ及び前記少なくとも2つの選択可能なカ レントミラーへ電気的に結合しており、第一及び第二入 力信号を受取り且つ選択したスタンダードの差動インタ ーフェースに従って一対の作動信号を供給する電流操縦 回路、を有していることを特徴とするビデオディスプレ イモニタシステム。

【請求項15】 請求項12において、前記ビデオディ スプレイモニタがLCDフラットパネルモニタを有して いることを特徴とするビデオディスプレイモニタシステ **L.**

【請求項16】 請求項12において、前記ビデオディ スプレイモニタが陰極線管 (CRT) を有していること を特徴とするビデオディスプレイモニタシステム。

【発明の詳細な説明】

5 .

【発明の属する技術分野】本発明は、トランジスタドラ イバ回路の分野に関するものであって、更に詳細には、 バックプレーン適用用の多様な減少スイング差動信号・ 低電圧差動信号・ミニ低電圧差動信号・バス低電圧差動 信号インターフェース回路に関するものである。

[0002]

【従来の技術】コンピュータ、モニタ、フラットパネル ディスプレイ等の多様な電子装置は、2つの電子信号線 の間の電圧レベルにおける差が送信信号を形成する高速 差動データ伝送を使用している。差動データ伝送は、例 10 ション (形態) において使用される。 えばLCDパネル、フラットパネルディスプレイに対す るノートブックホスト、及びバックプレーンラック・ツ ー・ラック装置等の種々のディスプレイモニタへのデー タの伝送においてばかりでなく、長距離にわたっての1 00Mbpsを超えるデータ伝送レートに対して一般的 に使用されている。ノイズ信号は接地レベル電圧をシフ トさせ且つコモンモード (同相) 電圧として表われる。 従って、ノイズの悪影響は実質的に減少される。

【0003】このようなデータ伝送を標準化させるため に、インターフェース用の多様なスタンダードが開発さ 20 れている。例えば、このような1つのスタンダードはT IA/EIA-644スタンダード低電圧差動伝送 (L VDS)であり、それは米国通信工業会(EIA)及び 米国電子工業会 (TIA) によって定義されている。こ のスタンダードは、一対の信号線を介して毎秒ギガビッ トのデータレート範囲で動作することが可能である。ド ライバ回路が該信号線上に信号を配置させる。これらの ドライバ回路は、典型的に、100Ωの抵抗の単一負荷 で終端する一対の伝送線を介して345mVの公称信号 スイングで差動信号を送信することが意図されている。 【0004】LVDS方式の人気が毎年増加している が、コモンモード範囲に制限されていること、及び単一 の100Ω終端の負荷に意図されていること等の幾つか の制限が存在している。そのために、LVDSもどきの 信号方式スタンダードがその他の応用に対して採用され ている。その他の一般的な信号方式スタンダードは、バ スLVDS (BLVDS)、減少スイング差動伝送 (R SDS)、ミニ低電圧差動伝送(ミニLVDS)を包含 している。

【0005】バスLVDSは、カード負荷及び間隔が伝 40 送線のインピーダンスを高々50%低下する場合の高度 に負荷がかけられたバックプレーンをターゲットにする ことによりLVDSの利点を拡張している。従って、B LVDSインターフェース用の終端抵抗は40Ωから2 〇〇Ωへ変化する場合があり、一方公称差動信号は40 Om Vである。BLVDSインターフェースはマルチド ロップ、マルチポイント、又はポイントツーポイント適 用例に対して使用することが可能である。

【0006】減少スイング差動伝送 (RSDS) は20

スである。それは、高いノイズ免疫性、高いデータレー ト、低いEMI特性、低い電力散逸等のLVDSインタ ーフェースの多くの利点を維持している。然しながら、 RSDS適用例は、典型的に、LCDスクリーン用の行 /列ドライバ等のサブシステム内におけるものであるの で、信号スイングはLVDSから更により低いパワーへ 減少されている(従って、RSDSのRSは「減少スイ ング」である)。RSDSは、典型的に、ポイントツー ポイント又はマルチドロップ適用例のコンフィギュレー

【0007】ミニLVDSは新しい高速シリアルインタ ーフェースであり、それはディスプレイドライバ用の低 EMI高帯域幅インターフェースを提供しており、それ は、特に、薄膜トランジスタ(TFT)LCDパネル列 ドライバに適している。ミニLVDSはポイントツーポ イント及びマルチドロップ適用例に使用することが可能 である。

【0008】各インターフェーススタンダードは利点を 有するものであるが、選択されるスタンダードに拘わら ずにドライバの基本的な機能が同じものであるとして も、設計の初期段階において設計者は適切なスタンダー ドについて決定を行わねばならない。電子装置を設計す るための多くの重要な決定はドライバインターフェース に対して選択したスタンダードによって支配される。所 定のスタンダードインターフェースで適切に機能するレ シーバの多様性は、そのレシーバが選択されたスタンダ ードに一致するものでなければならないという点におい て制限されている。その結果、たまたま異なるスタンダ ードのインターフェースを使用する電子製品を製造する 30 場合には、製造業者等は各スタンダードに対して異なる ドライバ要素を在庫しておくことが必要となる。このこ とは不必要な制限を付加し且つコストを増加させる。 [0009]

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、複数のスタンダードに対して多様性を有す る電子回路を提供することを目的とする。本発明の別の 目的とするところは、バックプレーン適用用の多様なR SDS・LVDS・ミニLVDS・BLVDSドライバ を提供することである。

[0010]

【課題を解決するための手段】本発明の好適な実施形態 によれば、例えばRSDS、LVDS、BLVDS、ミ ニLVDS等の多様なインターフェーススタンダードに 対して適切に機能するバーサタイル(多様性)差動イン ターフェースが提供される。本インターフェースは、複 数個の選択制御線を介して選択的にコンフィギャラブル (configurable)、即ち形態特定可能であ る。このことは、電子回路の設計者が、ただ1つのドラ Om Vの公称信号スイングを有する差動インターフェー 50 イバを使用しながら、データ転送用の多数のレシーバか

ら選択することの多様性を与えることを可能としてい る。例えば、PC内のグラフィックカードはそのリンク レシーバがLVDSインターフェース又はBLVDSイ ンターフェース用に設計されているモニタと共に動作す るように形態特定させることが可能である。

【0011】又、例えばLVDS又はBLVDS等のネ ットワークリンクインターフェースを介して情報を搬送 するために使用される同一のドライバを、例えば、RS DS又はミニLVDS技術を使用して、例えばFPD列 ドライバ等のサブシステム用のドライバとして適切に動 10 作すべくコンフィギュア即ち形態特定させることが可能 である。

[0012]

【発明の実施の形態】図1を参照すると、本発明の好適 実施例の例示的な適用例はフラットパネルディスプレイ モニタシステム100において動作する。PC (コンピ ュータシステム116)内のグラフィックカードは、典 型的に、グラフィック制御器124とフレームバッファ 120とを包含している。本例によるコンピュータシス テム116は、制御器/プロセッサ122を有してお り、それは命令を処理し、計算を実行し、且つコンピュ ータシステム116を介しての情報の流れを管理する。 更に、制御器/プロセッサ122は、メモリ118、コ ンピュータによって読取可能な媒体ドライブ128、グ ラフィック制御器124と通信結合されている。グラフ ィック制御器124はメモリ118内のデータのフレー ムをレンダリングし、次いでそのデータをアナログへ変 換し且つディスプレイリンクドライバ (送信器) 126 へ送信する。このグラフィック制御器124からのビデ 理) 又はCMOS (相補的金属酸化物半導体) 論理形態 でディスプレイリンクドライバ126への入力において 受取られる。アナログデータに加えて、水平及び垂直同 期信号が送信される。パラレルTTL又はCMOSデー タはディスプレイリンクドライバ126によって例えば LVDS等のインターフェース送信スタンダードへ変換 され、且つケーブル114を介して液晶ディスプレイ (LCD) モニタ102Xは陰極線管 (CRT) モニタ (不図示) のディスプレイリンクレシーバ112へ送給 される。ディスプレイリンクドライバ126は、以下に 40 説明するように、本発明の好適実施例を包含している。 【0013】受取られたデータは、次いで、ディスクリ ンクレシーバ112において変換されてTTLXはCM OSレベルへ戻され、タイミング制御器110の入力へ 送られる。タイミング制御器110はそのデータを、ビ デオ画像を提示するフラットパネルディスプレイスクリ ーン104の行ドライバ106及び列ドライバ108へ 転送する。 タイミング制御器 110は第二ディスプレイ リンクドライバインターフェース (不図示)を介してそ

ことが可能である。この第二ディスプレイリンクドライ バインターフェースは、異なるインターフェーススタン ダード (典型的に、RSDS又はミニBLVDS) に対 してコンフィギュア (configure) 即ち形態特 定されているディスプレイリンクインターフェース12 6に対して使用されるのと同一の回路とすることが可能 である。

8

【0014】グラフィック制御器124は、コンピュー 夕によって読取可能な媒体を介してアップデートを受取 る形態とさせることが可能である。コンピュータによっ て読取可能な媒体は、コンピュータシステムが、コンピ ュータによって読取可能な媒体からデータ、命令、メッ セージ又はメッセージパケット、及びその他のコンピュ ータによって読取可能な情報を読取ることを可能とす る。コンピュータによってよって読取可能な媒体は、例 えば、フロッピィ、ROM、フラッシュメモリ、ディス クドライブメモリ、CD-ROM及びその他の永久的な 記憶装置等の非揮発性メモリを包含することが可能であ る。それは、例えば、コンピュータシステム間において 20 例えばデータ及びコンピュータ命令等の情報を伝達させ るのに有用である。更に、コンピュータによって読取可 能な媒体は、コンピュータがこのようなコンピュータに よって読取可能な情報を読取ることを可能とする有線ネ ットワーク又は無線ネットワークを包含するネットワー クリンク及び/又はネットワークインターフェース等の 一時的な状態の媒体におけるコンピュータによって読取 可能な情報を包含することが可能である。

【0015】図2はRSDS/LVDS/ミニLVDS /BLDVSインターフェーススタンダードを使用する オ信号はパラレルTTL (トランジスタトランジスタ論 30 バスコンフィギュレーション (形態) に対する典型的な ポイントツーポイント (point-to-poin t) コンフィギュレーション即ち形態を例示している。 ポイントーツーポイントは最も簡単なバスコンフィギュ レーション (形態) である。ソース (ドライバ202) が一端部にあり、ケーブル210等の相互接続媒体があ り、且つ他端側には100Ω終端抵抗206及びレシー バ208がある。BLVDSは、更に、ソース側に付加 的な終端抵抗204を有している。 クリーンな信号経路 のために、ポイントーツーポイントバスは最も高いデー タレートをサポートする。各インターフェーススタンダ ードの差動出力電圧スイング、公称シングルサイド(s ingle-side)電圧及び出力電流に対する標準 的な値を図3に示してある。BLVDSの場合には、以 下の通りである。

[0016] Iout=Vod/Rtera

尚、Rtern=Rtern(source) | Rtern(load) \= 50Ω. 【0017】典型的な低電圧差動信号ドライバ回路40 0の1例を図4に示してある。一対の差動信号が出力端 子416、418上の出力信号out及びoutbの間 のデータを行及び列ドライバ106,108へ送給する 50 の電圧レベルにおける差によって形成される。本ドライ

バは電圧供給源に結合されている直流(DC)供給源4 04、4個のNチャンネル金属酸化物半導体トランジス タスイッチ406,408,410,412、共通ノー ド422と接地との間に結合されている抵抗414を有 している。これら4個のトランジスタスイッチ406, 408, 410, 412は入力信号A及びBによって制 倒される。A及びBは、典型的に、レールツーレール (rail-to-rail)の電圧スイングであり、 信号Aはインバータ402を介して通過する結果信号B は信号Aと位相が180° ずれている。スイッチ406 10 及び412のゲートは入力信号Aを受取るために共通結 合され、一方スイッチ408及び410は信号Bを受取 る。入力Aが高であり且つBが低である場合には、図4 における矢印420によって示される方向に電流が流れ る。Bが高であり且つAが低である場合には、電流の流 れは逆になり、レシーバ端においての反対の電圧降下が 発生する。

【0018】従来のドライバの欠点

D1) 単一のインターフェーススタンダード

図4の回路は1つのスタンダードでのみ動作する。Vod 仕様を満足するために、電流源400からの電流と10 0Ω終端抵抗424との積は特定のスタンダードに対し て図3に示した値と等しくなければならない。その場合 の回路は、特定の条件を満足すべく設計された電流源4 04で製造されねばならない。

【0019】D2) DC仕様

out信号及びoutb信号のVoh、Voi、Vosは終端 抵抗414の値、スイッチングトランジスタ406,4 08,410,412の抵抗、及び電流源404の精度 に著しく依存する。温度及びVdd変化に加えて、抵抗 30 に対する±30%及びCMOSトランジスタスレッシュ ホールドに対する200mVの典型的なIC製造処理変 動の場合には、より高いコストのBiCMOSプロセス を使用することなしにVoh、Voi、Vosに対する厳しい DC仕様を満足させることは非常に困難である。

【0020】D3)AC性能

図5の過渡的な解析において示されるように、出力波形はマルチサイクルスイッチングレベルに起因してDCから下方へのドリフトを示している。回路特性及び異なるプロセスコーナーVdd及び温度変化に依存して、該出力レベルは上方へドリフトする場合もある。このドリフトはノイズマージンを減少させ且つアイパターンにおける劣化を示す。

【0021】図6及び7は、業界のインターフェーススタンダードに一致する差動信号を送信するためのディスプレイリンクドライバ126において機能する新規な回路の好適実施例を示している。特に、この新規なドライバ126は従来技術の問題を解決しており且つ費用効果的且つ信頼性のある態様で、RSDS、LVDS、ミニLVDS、BLVDSを包含する多様な業界インターフ

10

ェーススタンダードを満足する信号を送信するために回路をコンフィギュア即ち形態特定するオプションを提供している。図6のドライバは1998年5月14日付で出願した米国特許番号第6,111,431号「バックプレーン適用用LVDSドライバ(LVDS Driver for Backplane Applications)」において示される概念を拡張するものであり、尚その特許の記載内容全体を引用によって本明細書に取込む。この新規なドライバ126の多数の特徴及び利点について以下に説明する。

【0022】 幾つかの利点

A1)全ての従来技術は1つのインターフェーススタン ダードに従って実行するに過ぎない。図6のドライバ1 26は4つのインターフェーススタンダード、即ちRS DS、LVDS、ミニLVDS、BLVDSの条件を満 足する。

【0023】A2)調節可能な抵抗623,624,625,626は異なる適用に対しての外部終端抵抗に一致する。現在のドライバ回路は1つの終端抵抗に一致するに過ぎない。

【0024】A3)4つのインターフェーススタンダードの条件を満足するためにVosは選択可能である。現在のドライバ回路は1つのVosのみを使用してバイアスされる。

【0025】A4)異なるインターフェーススタンダードを選択することが可能であるという多様性は電流消費においてペナルティを払うものではない。

【0026】図6を参照すると、本発明の好適実施例はミミック回路(MC)631及び駆動回路(DC)632を有している。DCブロック632は米国特許第6,111,431号に従って動作し、該特許は本例に従ってDCブロックの動作の詳細について完全に説明している。新規なMCブロック631はRSDS、LVDS、ミニLVDS、BLVDSのうちの選択からスタンダードの伝送インターフェースを設計者が選択することを可能とする。

【0027】MCブロック631における回路ブロックの要約について以下に説明する。

【0028】回路ブロック

0 601:バッファ増幅器

バッファは、好適には、PMOS及びNMOSトランジスタから構成されるインバータとすることが可能である。PMOS/NMOSの寸法を変更することにより、CMOS又はTTL伝送条件を満足するためにスレッシュホールドを調節することが可能である。バッファは、又、更にノイズ免疫性を増加させるためにヒステリシスを設けることが可能である。

【0029】602, 603, 604, 605, 60 6:インバータ

LVDS、BLVDSを包含する多様な業界インターフ 50 入力信号と180°位相がずれた信号を提供する。

[0030]618, 619, 620, 621, 60 7,608,609,610:スイッチ現在の適用例に 対するスタンダードのインターフェースを選択するため に使用される。

【0031】643,627:スイッチ

抵抗623及び626を横断しての抵抗を否定するため に選択されたインターフェーススタンダードがBLVD Sである場合にターンオンされる。

【0032】614,615,616,617:選択可 能な電流源

各スタンダードの条件を満足するように設計されてい る。例えば、614は2mAであり、615は3.45 mAであり、616は4mAであり、617は8mAで ある。

【0033】611,612,613:選択可能な電圧

各スタンダードの条件を満足するように設計されてい る。例えば、611は1.25Vであり、612は1. 2Vであり、613は1.3Vである。

【0034】623,624,625,626:マッチ 20 ペアンプ633,634の負端子においてMC632に ング抵抗

選択したスタンダードに対する終端抵抗とマッチさせる ために使用される。

【0035】630:オペアンプ

選択したスタンダードのVosを満足させるために基準電 圧を設定するために使用される増幅器である。

【0036】回路ブロックの機能を要約について以下に 説明する。

【0037】詳細な回路説明

図6を参照すると、4本の制御線、即ちR, L, M, B 30 利点について以下に説明する。 が設けられており、それらは、夫々、スタンダードRS DS、LVDS、ミニLVDS、BLVDSを選択す る。選択したスタンダードに対する制御線を高へアル即 ち移行させることにより1つのスタンダードが選択され る。残りの制御線は低のまま残存せねばならない。該制 御線は、例えばマイクロコントローラ等の別の装置によ って動作させることが可能であり、又は選択されたスタ ンダードのみが機能することを可能とさせるべくハード ワイヤードさせることが可能である。1例として、Rが 高ヘプルされたものと仮定する。このことは、NMOS 40 ない。 トランジスタ610をスイッチオンさせ、そのことは選 択された電圧源613の基準電圧(1.3V)をオペア ンプ630の負端子に印加させる。同時に、R』がイン バータ606によって低ヘアルされ、そのことはPMO Sスイッチ621をターンオンさせる。このことは、カ レントミラー617がターンオンすることを可能とし、 そのことはミミック回路を介しての電流を正しいレベル に設定する(RSDSの場合には2mA)。

【0038】ミミック回路631のトランジスタ622 のドレインからトランジスタ629のドレインへの電圧 50 消費。 12

降下は、駆動回路632におけるトランジスタ635の ドレインからトランジスタ641のドレインへの電圧降 下をミミック即ち模倣する。RSDS、LVDS、ミニ LVDSの場合には、623, 624, 625, 626 の全抵抗は、

 $R_a + R_b = R_{L1}$

尚、Ruは駆動回路632の出力端子outとoutb を横断しての終端抵抗である。これは、典型的には、1 00Ωである。BLVDSの場合には、スイッチングト 10 ランジスタ643及び627は、制御線Bが高ヘプルさ れる場合に活性化される。このことは抵抗623及び6 26を短絡させ、それにより624及び625 (Rb) のみが終端抵抗 (典型的に、100Ω未満) と一致すべ く残存する。

【0039】ミミック回路631はトランジスタ635 によって供給される駆動電流の量及びトランジスタ64 1のシンク電流を確立する。635及び641のドレイ ンにおける電圧は、夫々、オペアンプ633及び634 の正端子へフィードバックされる。これらの電圧は各オ よって設定された基準電圧と比較され、且つ633及び 634の出力電圧はそれに従って調節され、それにより 635及び641を介しての電流の量を制御し且つ63 5及び641のドレインにおけるノードを選択したスタ ンダードの差動スイング電圧と等価な一定の電圧に設定 する。

【0040】図7を参照すると、本発明の別の実施例が より少ないコンポーネントを使用して同一の機能を提供 している。新規なドライバ回路700の多数の特徴及び

【0041】幾つかの利点

A1) 4つのインターフェーススタンダード、即ちRS DS、LVDS、ミニLVDS、BLVDSの条件を満 足する。

【0042】A2) 正確なVos設定-フィードバックル ープ用の直接的なVos測定を使用する。

【0043】A3)安定なループ安定性-バイアストラ ンジスタが供給電流を共有する。

【0044】A4)外部終端抵抗-内部抵抗-致条件が

【0045】A5)設計容易性-定電圧及び電流を発生 するためにバンドギャップ回路が必要であるに過ぎな い。それは容易にVoh、Vo1、Vos、Vod仕様を満足す ることが可能である。

【0046】A6)信号スイッチングドリフト問題は存 在しない。

【0047】A7)1個の増幅器とその他僅かの付加的 なコンポーネントを使用することに過ぎない。

【0048】 A8) 低コンポーネント数のために低 Iaa

【0049】A9) 最適化した回路面積は低コストに通

【0050】ドライバ回路700における回路ブロック の要約について以下に説明する。

【0051】回路ブロック

701:バッファ増幅器

バッファは、好適には、PMOS及びNMOSトランジ スタから構成したインバータとすることが可能である。 PMOS/NMOSの寸法を変更することにより、CM ホールドを調節することが可能である。バッファは、 又、更にノイズの免疫性を増加させるためにヒステリシ スを設けることが可能である。

[0052] 702, 703, 704, 705, 70 6:インバータ

入力信号に対して180°位相のずれた信号を供給す

[0053] 707, 708, 709, 710, 72 3, 724, 725, 726, 727, 728, 72 9,730:スイッチ

現在の適用例に対してのスタンダードのインターフェー スを選択するために使用される。

【0054】714:オペアンプ

選択したスタンダードのVosを満足させるために基準電 圧を設定するために使用される増幅器。

【0055】719,720,721,722:選択可 能な電流源

各スタンダードの条件を満足すべく設計されている。例 えば、719は2mAであり、720は3. 45mAで あり、721は4mAであり、722は8mAである。 【0056】715,716,717,718:選択可 能な電流源

所要のスタンダード電流の100%未満を供給すべく設 計されている。このことは、719,720,721, 722に対して不一致のマージン即ち余裕を残してい る。増幅器714は、増幅器が電流の100%を供給す る代わりにその差を供給する。このことはループ安定性 を増加させ且つ高速データ伝送に対してより小型で且つ より高い帯域幅の増幅器を実現することを可能とする。

各スタンダードの条件を満足すべく設計されている。例 えば、711は1.25Vであり、712は1.2Vで あり、713は1.3Vである。

【0058】735,736:抵抗

出力信号のVosを抽出するために使用される。

[0059] 731, 732, 733, 734: NMO Sトランジスタ

差動信号を駆動するために使用される。

【0060】回路ブロックの機能の要約について以下に 50 【0063】Rsの値を有する2個の抵抗735,73

説明する。

【0061】詳細な回路説明

図7を参照すると、4つの制御線即ちR,L,M,BL が設けられており、それらは、スタンダードRSDS、 LVDS、ミニLVDS、BLVDSを夫々選択する。 選択したスタンダードに対する制御線を高へプルするこ とによって1つのスタンダードが選択される。残りの制 御線は低に止まらねばならない。これらの制御線は、例 えばマイクロコントローラ等の別の装置によって動作さ OS又はTTL伝送条件を満足させるためにスレッシュ 10 せることが可能であり、又は選択されたスタンダードの みが機能することを可能とすべくハードワイヤードさせ ることが可能である。1例として、Rが高へプルされる ものと仮定する。このことはNMOSトランジスタ71 0をスイッチオンさせ、そのことは電圧源713の基準 電圧(1.3V)をオペアンプ714の正端子に印加さ せ、且つトランジスタスイッチ727をターンオンさせ ることによってカレントミラー719をイネーブルさせ る。同時に、R_pがインバータ703によって低ヘブル され、そのことはPMOSスイッチ723をターンオン 20 させる。このことはカレントミラー719をイネーブル させ、そのことは該回路を介しての電流を正しいレベル に設定する (RSDSの場合2mAである)。 カレント ミラー715,716,717,718は、選択したス タンダードに対して必要とされる電流の僅かに100% 未満で動作すべく設計されている(例えば、80%)。 このことは下部カレントミラー719,720,72 1,722と上部カレントミラー715,716,71 7.718との間でのミスマッチ即ち不一致を可能とさ せる。オペアンプ714は残りの電流を供給する。この ことはループ安定性を増加させ且つ高速データ伝送用に より小型で且つより高い帯域幅の増幅器を実現すること を可能とする。

14

【0062】トランジスタ731,732,733,7 34が従来技術について説明したように差動信号を駆動 するための電流操縦回路を与えている。一対の差動信号 が出力端子上の出力信号outとoutbとの間の電圧 レベルにおける差によって形成される。これら4個のス イッチ731,732,733,734は入力信号A及 びBによって制御される。A及びBは、典型的に、レー 【0057】711,712,713:選択可能な電圧 40 ルツーレール (rail-to-rail)の電圧スイ ングであり、信号Aがインバータ702を介して通過す る結果、信号Bは信号Aと180°位相がずれている。 スイッチ731及び732のゲートが共通結合して入力 信号Aを受取り、一方スイッチ733及び734は信号 Bを受取る. 入力Aが高であり且つBが低である場合に は、電流がトランジスタ731、抵抗735及び73 6、トランジスタ732を介して流れる。Bが高であり 且つAが低である場合には、電流の流れは逆転し、レシ ーバ端において反対の電圧降下を発生する。

6が出力端子のutとoutbとの間に直列に付加されている。中間点がオペアンプ714の負入力端へ接続されており且つ正入力端における3つの異なる電圧源711,712,713から選択した基準電圧と比較される。出力Vosが基準電圧より低い場合には、増幅器714はその差を補償するためにその出力電圧を上昇させてのut及びoutbをブルアップする。出力Vosがより高い場合には、出力電圧が低下される。Rs>>R」(尚、Riは外部終端負荷抵抗である)であるようにRs735,736の値を設定することは、Rsが過剰にパリフー即ち電力が消費することがないことを確保する。然しながら、その短格電流のために、DCレベルは多少影響される。このDCシフトを補償するために、下部カレントミラー719,720,721,722の電流は僅かにより高いものであることが必要である。

【0064】図8に示したように、回路700の出力波形においてドリフトの問題は存在しておらず、一方、従来技術では回路特性及び異なるプロセスコーナーVdd 及び温度変化に依存してかなりのドリフトを有する場合がある。ノイズマージンも減少しておらず又アイパター20ンにおける劣化も存在していない。

【0065】本発明は従来技術と比較して顕著な利点を提供している。従来システムにおいては、1つのインターフェーススタンダードのみがサポートされていた。然しながら、例えば高速データ伝送及び/又は高速ビデオ伝送システム等の新たな電子設計が毎日出現するに従い、本発明に基づく新たなドライバー126が必要とされ、それは上述したように多様なスタンダードインターフェースを介して高速信号を供給するための必要な新たな回路特徴及び機能を提供している。上述したように、この新たなドライバ126は、品質を増加させ且つこのような装置を製造する全体的なコストを減少させながら、本発明を組み込んだ装置に対して著しく改善したDCドリフト及びノイズ免疫性の性能を提供している。

【0066】好適実施例においては伝送インターフェーススタンダードを選択するためにトランジスタスイッチを使用しているが、このような機能は多様な代替的な手段によって実施することが可能であることを理解すべきである。このような実施例の1つは制御器とメモリとを具備するものであり、該制御器がインターフェーススタ 40ンダードを直接的に選択するための制御レジスタを包含するものである。

【0067】以上、本発明の具体的実施の態様について

詳細に説明したが、本発明は、これら具体例にのみ制限 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ

16

【図面の簡単な説明】

【図1】 本発明の好適実施例に基づく例示的なビデオ 伝送システムの機能的ブロック図。

【図2】 RSDS、LVDS、ミニLVDS又はBL VDSインターフェーススタンダードを使用した典型的 なポイントツーポイントコンフィギュレーションを例示 した機能的ブロック図。

【図3】 RSDS、LVDS、ミニLVDS、BLV DSインターフェーススタンダードに対しての電圧及び 電流条件を例示した表。

【図4】 RSDS、LVDS、ミニLVDS又はBL VDSインターフェースにおいて使用される従来のドラ イバ回路を示した機略図。

【図5】 図4の従来のドライバ回路の過渡的解析結果を示した機略図。

20 【図6】 本発明の好適実施例に基づく図1に示した例 示的な多様性RSDS/LVDS/ミニLVDS/BL VDSドライバ回路を示した概略図。

【図7】 本発明の好適実施例に基づく図1に示した例 示的な多様性RSDS/LVDS/ミニLVDS/BL VDSドライバ回路を示した概略図。

【図8】 本発明の好適実施例に基づく図7に示したような例示的な多様性RSDS/LVDS/ミニLVDS/BLVDSドライバ回路の過渡的解析結果を示した機略図。

30 【符号の説明】

125 ディスプレイリンクドライバ

631 ミミック回路

632 駆動回路

601 バッファ増幅器

602, 603, 604, 605, 606 インバータ 618, 619, 620, 621, 607, 608, 6 09, 610 スイッチ

643,627: スイッチ


614,615,616,617 選択可能な電流源

0 611,612,613 選択可能な電圧源


623, 624, 625, 626 マッチング抵抗 630:オペアンプ

<u>200</u>

【図1】



【図2】




【図3】


300

伝送インターフェーススタンダードに対する条件								
	RSOS	LVDS	≠= U/DS	BUYDS				
Vhal	200 stV	345 mV	400 mW	400 niV				
Vas	1.3 V	1.25 Y	127	1.25 ¥				
kwt	2 mA	3.45 mA	4 mA	8 mA				


【図4】




【図5】




【図6】



【図8】



【図7】



フロントページの続き

(72)発明者 ジェームズ チョウ アメリカ合衆国、 カリフォルニア 94303、 パロ アルト、 モラガ コー ト 928 F ターム(参考) 5J056 AA11 BB21 BB58 CC01 CC02 CC10 DD00 DD13 DD29 EE06 EE08 EE15 FF09 GG10 KK01 5K029 AA18 AA20 BB03 CC01 DD04 DD24 GG07